Digital Electronics And Logic Design - RGPV 2024 Question Paper

Save as PDF

Opens your browser print dialog — select "Save as PDF" to download.

EE/EX-403 (GS)

B.Tech., IV Semester

Examination, June 2024

Grading System (GS)

Digital Electronics and Logic Design (DELD)

Time : Three Hours Maximum Marks : 70

Note:

i) Attempt any five questions.

किन्हीं पाँच प्रश्नों को हल कीजिए।

ii) All questions carry equal marks.

सभी प्रश्नों के समान अंक हैं।

iii) In case of any doubt or dispute the English version question should be treated as final.

किसी भी प्रकार के संदेह अथवा विवाद की स्थिति में अंग्रेजी भाषा के प्रश्न को अंतिम माना जायेगा।

1. a)

Convert the following to Binary and then to gray code

निम्नलिखित को बाइनरी और फिर ग्रे कोड में बदलें

(AB33)₁₆
(3323)₈
(83.625)₁₀

Simplify the following Boolean functions using Karnaugh map:

Karnaugh Map क�� उपयोग करके निम्नलिखित बुलियन कार्यों को सरल बनाएँ।

F(w, x, y, z) = Σm(0, 1, 2, 4, 5, 12, 13, 14) + Σd(6, 8, 9).

2. a)

Demonstrate by means of truth tables the validity of the De Morgan's theorems for three variables. Find the complement of F = a'(b'c'd') by applying De Morgan's theorem as many times as necessary.

तीन चर के लिए डी मॉर्गन के प्रमेयों की वैधता को सत्य तालिकाओं के माध्यम से प्रदर्शित करें। डी मॉर्गन के प्रमेय को आवश्यकतानुसार कई ��ार लागू करके F = a'(b'c'd') का पूरक ज्ञात करें।

What is the need of full adder circuit. Design a Full adder circuit with truth table and logic diagram.

पूर्ण योजक सर्किट की क्या आवश्यकता है। सत्य तालिका और तर्क आरेख के साथ एक पूर्ण योजक सर्किट डिज़ाइन करें।

3. a)

Implement Boolean function F(A, B, C, D) = Σm(0, 1, 3, 4, 8, 9, 15) using 8:1 multiplexer.

8:1 मल्टीप्लेक्सर का उपयोग करके बुलियन फ़ंक्शन F(A, B, C, D) = Σm(0, 1, 3, 4, 8, 9, 15) डिज़ाइन करें।

What do you understand by Universal Gates. Realize the NOT, AND, OR, XOR and X-NOR Gates using NAND Gates only?

यूनिवर्सल गेट्स से आप क्या समझते हैं। केवल NAND गेट्स का उपयोग करके NOT, AND, OR, XOR और X-NOR गेट्स का एहसास करें।

4. a)

What is Latch? What are the difference between Latch and Flip Flop? Explain D latch with truth table and logic diagram.

लैच क्या है? लैच और फ़्लिप फ्लॉप में क्या अंतर है? डी लैच को सत्य तालिका और तर्क आरेख के साथ समझाएँ।

Explain the working principle of J-K flip flop with its Truth Table and Suitable circuit diagram.

J-K फ्लिप फ्लॉप के ��ार्य सिद्धांत को इसकी सत्य तालिका और उपयुक्त सर्किट आरेख के साथ समझाएँ।

5. a)

Derive the State Table and State Diagram for the sequential circuit as shown in figure below.

अनुक्रमिक सर्किट के लिए राज्य तालिका और राज्य आरेख प्राप्त करें जैसा कि नीचे दिए गए चित्र में दिखाया गया है।

Design a synchronous counter with the following repeated binary sequence: 0, 1, 2, 3, 4, 5, 6, use JK flip-flops.

निम्नलिखित दोहराए गए बाइनरी अनुक्रम के साथ एक सिंक्रोनस काउंटर डिज़ाइन करें:

0, 1, 2, 3, 4, 5, 6, JK फ्लिप-फ्लॉप का उपयोग करें।

6. a)

Describe shift registers and explain 4-bit bidirectional shift register with parallel load.

शिफ्ट रजिस्टर का वर्णन करें और समानांतर लोड के साथ 4-बिट द्विदिश शिफ्ट रजिस्टर की व्याख्या करें।

What do you understand by counter. Explain the working of Johnson counter with suitable diagram.

काउंटर से आप क्या समझते हैं। जॉनसन काउंटर की कार्यप्रणाली को उपयुक्त चित्र सहित समझाएँ।

7. a)

What do you understand by Read-Only-Memory. Explain different types ROMs.

रीड-ओनली-मेमोरी से आप क्या समझते हैं? विभिन्न प्रकार के ROM को समझाएँ।

8. a)

A combinational circuit is defined by the functions:

F₁ = m(3, 5, 7) F₂ = m(4, 5, 7)

Implement the circuit with a PLA having 3 inputs, 3 product terms and two outputs.

एक संयोजन सर्किट को कार्यों द्वारा परिभाषित किया गया है: F₁ = m(3, 5, 7) F₂ = m(4, 5, 7) 3 इनपुट, 3 उत्पाद शर्तों और दो आउटप��ट वाले PLA के साथ सर्किट को कार्यान्वित करें।

Write short note on any two :

Priority Encoder
Decoding in Counter
Programmable Array Logic (PAL)
Successive Approximation A/D Converter

किन्हीं दो पर संक्षिप्त टिप्पणी लिखें।

प्रायिकता एन्कोडर
काउंटर में डिकोडिंग
प्रोग्रामयोग्य ऐरे लॉजि�� (PAL)
क्रमिक सन्निकटन A/D कनवर्टर